Lacul Tiger: cip de 10 nm ambalează cu 50% mai mult cache l3

Tiger Lake-U va prezenta o creștere de 50% a capacității de cache L3, care va trece de la 8MB la 12MB, din cauza postării pe Twitter a unui disc de procesare de către @ InstLatX64 . Aceasta înseamnă o creștere de până la 3 MB de cache L3 pe miez.

Tiger Lake-U va prezenta o creștere cu 50% a capacității de cache L3

După cum era de așteptat, modelul Tiger Lake-U este un procesor cu 4 nuclee cu HyperThreading. Imaginea publicată dezvăluie, de asemenea, că eșantionul de inginerie rulează la 3, 4 GHz, o frecvență respectabilă pentru un model de preproducție.

Imaginea conține, de asemenea, o grămadă de steaguri care reprezintă seturile de instrucțiuni acceptate. Acesta confirmă suportul AVX-512 ca Sunny Cove, dar nu pare să aibă steagul avx512_bf, care ar fi de așteptat dacă ar fi acceptat procesoarele bfloat16 precum procesoarele Cooper Lake Xeon de la începutul anului viitor.

Depozitul arată că Tiger Lake-U cu patru nuclee are 12 MB de cache L3 total, o creștere de 50%. Acest lucru se potrivește cu reproiectarea cache-ului pe care Intel a dezvăluit-o pentru Willow Cove, nucleul procesorului de la Tiger Lake, deși reproiectarea cache-ului poate implica modificări mai mari decât o simplă creștere a dimensiunii. De exemplu, o cache mai mare are o latență mai mare, astfel încât este probabil să existe o ajustare mai mică la capo.

Tiger Lake urmează să fie lansat anul viitor. Aceste procesoare vor avea, de asemenea, o grafică integrată Gen12 'Xe', care va avea o nouă funcție de afișare și o actualizare majoră a setului de instrucțiuni. Vă vom ține la curent.

Fontul Tomshardware