Pcie 5.0, ambele cxl 1.1 și ccix funcționează deja la 32 gt / s pe pistă

Synopsys a demonstrat soluțiile sale CXL, precum și CCIX 1.1 peste PCIe 5.0 la ArmTechCon 2019. Vitrina indică faptul că IP-ul companiei este pregătit și este gata să fie autorizat de producătorii de tehnologii.

Synopsys a demonstrat soluțiile sale CXL, precum și CCIX 1.1 peste PCIe 5.0

CXL și CCIX sunt protocoale de interconectare chip-to-chip pentru conectarea procesoarelor la diverse acceleratoare care mențin coerența de memorie cache și memorie la latențe scăzute. Ambele protocoale sunt proiectate pentru sisteme eterogene folosind procesoare tradiționale în combinație cu acceleratoare cu arhitectură scalară, vectorială, matricială și spațială.

Atât CXL 1.0 / 1.1, cât și CCIX 1.1 folosesc PCIe 5.0 care rulează la 32 GT / s pe pistă și suportă diferite lățimi de legătură în mod nativ. Cu același segment de piață și aceeași interfață fizică, protocoalele CXL și CCIX prezintă numeroase diferențe în ceea ce privește hardware și firmware / software și, prin urmare, vor concura între ele. Între timp, furnizorii de IP de siliciu se pregătesc să sprijine atât CXL cât și CCIX, deoarece au o gamă largă de clienți.

Synopsys a introdus recent soluția sa IP DesignWare CXL cu 16 piese pentru SoCs, care va fi fabricată folosind tehnologii de proces FinFET de 16 nm, 10 nm și 7 nm. Pachetul include driverul compatibil CXL 1.1 (acceptă protocoalele CXL.io, CXL.cache, CXL.mem), driverul PCIe 5.0 testat cu siliciu, driverul PHYe 32 GT / s testat cu siliciu, IP de verificare RAS și VC.

Accesați ghidul nostru pe cele mai bune plăci de bază de pe piață

Compania încă a anunțat formal disponibilitatea pachetului său IP DesignWare CCIX 1.1 care va permite implementarea unui CCIX 1.1 peste PCIe Gen 5 la o viteză de 32 GT / s, însă la ArmTechCon compania a demonstrat că soluția este deja funcțională, aducând cu sine multe avantaje în ceea ce privește viteza și capacitatea. Vă vom ține la curent.

Font Anandtech