Micron și cadență actualizează starea ddr5, cu 36% mai multă performanță decât ddr4

La începutul anului, Cadence și Micron au organizat prima demonstrație publică de memorie DDR5 de generație viitoare. La un eveniment TSMC la începutul acestei luni, cele două companii au furnizat câteva actualizări privind dezvoltarea noii tehnologii de memorie.

Micron și Cadence discută progresele lor în memoria DDR5

Principala caracteristică a DDR5 SDRAM este capacitatea cipurilor, nu doar performanțe mai mari și un consum mai mic de energie. Se preconizează că DDR5 va crește ratele de I / O de la 4266 la 6400 MT / s, cu o cădere a tensiunii de alimentare de 1, 1 V și un interval de bruiaj permis de 3%. De asemenea, este de așteptat să se folosească două canale independente pe 32/40 biți pe modul (fără / sau cu ECC). În plus, DDR5 va avea o îmbunătățire a eficienței autobuzului de comandă, scheme de upgrade mai bune și un grup mai mare de bănci pentru performanțe suplimentare. Cadence continuă să spună că funcționalitatea îmbunătățită a DDR5 va permite o lățime de bandă reală cu 36% mai mare în comparație cu DDR4 chiar și la 3200 MT / s, iar o dată cu 4800 MT / s, lățimea de bandă reală va fi cu 87% mai mare. comparativ cu DDR4-3200. O altă dintre cele mai importante caracteristici ale DDR5 va fi densitatea cipurilor monolitice peste 16 Gb.

Vă recomandăm să citiți postarea noastră în seria Intel Core 9000 care acceptă până la 128 GB RAM

Producătorii de DRAM de top au deja cipuri DDR4 monolitice cu o capacitate de 16 Gb, dar aceste dispozitive nu pot livra ceasuri extreme datorită legilor fizicii. Prin urmare, companii ca Micron au mult de lucru de făcut în încercarea de a reuni densități și performanțe DRAM ridicate în era DDR5. În special, Micron este preocupat de timpul de retenție variabilă și de alte apariții la nivel atomic, odată ce tehnologiile de producție utilizate pentru DRAM ajung la 10-12 nm. Mai simplu spus, în timp ce standardul DDR5 se potrivește densităților și performanțelor nunții, încă mai există multă magie de făcut de către producătorii de DRAM.

Micron se așteaptă să înceapă producția de cipuri de 16 Gb folosind procesul său de fabricație „sub-18nm” până la sfârșitul anului 2019, deși acest lucru nu înseamnă neapărat că aplicațiile reale care au această memorie vor fi disponibile până la sfârșitul anului viitor. Cadence a implementat deja DDR5 IP (Controller + PHY) folosind tehnologiile de proces N7 (7nm DUV) și N7 + (7nm DUV + EUV).

Având în vedere avantajele cheie ale DDR5, nu este surprinzător faptul că Cadence prezice că serverele vor fi primele aplicații care vor utiliza noul tip de DRAM. Cadence consideră că SOC-urile clienților care utilizează procesul N7 + îl vor susține, ceea ce înseamnă în esență că cipurile ar trebui să intre pe piață în 2020.

Fontul Techpowerup