Intel își arată noua arhitectură de interconectare pentru skylake xeon

În luna mai a anului trecut a fost anunțată noua familie de procesoare Intel Xeon bazate pe microarhitectura Skylake-SP, aceste cipuri vor mai dura timp pentru a ajunge pe piață, dar una dintre tehnologiile lor cheie a fost deja arătată, o nouă arhitectură de interconectare între elementele sale care Este conceput pentru a oferi o lățime de bandă mare, cu latență scăzută și scalabilitate mare.

Noul autobuz de interconectare în Skylake-SP

Akhilesh Kimar, arhitectul proiectării Skylake-SP, afirmă că proiectarea procesoarelor multi-cip pare o sarcină simplă, dar că este foarte complicată datorită necesității realizării unei interconectări foarte eficiente între toate elementele sale. Această interconectare trebuie să permită nucleelor, interfeței de memorie și subsistemului I / O să comunice într-un mod foarte rapid și eficient, astfel încât traficul de date să nu diminueze performanța.

În generațiile anterioare de Xeon, Intel a folosit o interconectare inelară pentru a uni toate elementele procesorului împreună, prin creșterea numărului de nuclee într-o mare măsură, acest design a încetat să fie eficient datorită limitărilor precum nevoia de a trece date pentru „un drum lung”. Noul design care debutează în noua generație de procesoare Xeon oferă multe alte modalități prin care datele pot călători mult mai eficient.

Noul autobuz de interconectare Intel face ca toate elementele procesorului să fie organizate în rânduri și coloane oferind căi directe între toate părțile unui procesor cu mai multe cipuri și, prin urmare, permite o comunicare foarte eficientă și rapidă, adică realizează o lățime mare de bandă și latență scăzută. Acest design are, de asemenea, avantajul că este extrem de modular, ceea ce face ușor să confecționați cipuri foarte mari cu un număr mare de elemente, fără a compromite comunicarea dintre ele.

Sursa: hothardware